wyklad3.pdf

(358 KB) Pobierz
<!DOCTYPE html PUBLIC "-//W3C//DTD HTML 4.01//EN" "http://www.w3.org/TR/html4/strict.dtd">
Struktura CMOS
metal I
metal II
PMOS
NMOS
przelotka (VIA)
warstwy izolacyjne
(CVD)
kontakt
PWELL
NWELL
tlenek polowy
(utlenianie podłoża)
podłoże P
obszary słabo domieszkowanego drenu i źródła
Katedra Mikroelektroniki i Technik Informatycznych PŁ
834129688.100.png 834129688.111.png 834129688.121.png 834129688.132.png 834129688.001.png 834129688.012.png 834129688.023.png 834129688.034.png 834129688.045.png 834129688.055.png 834129688.056.png 834129688.057.png 834129688.058.png 834129688.059.png 834129688.060.png 834129688.061.png 834129688.062.png 834129688.063.png 834129688.064.png 834129688.065.png 834129688.066.png 834129688.067.png 834129688.068.png 834129688.069.png 834129688.070.png 834129688.071.png 834129688.072.png 834129688.073.png 834129688.074.png 834129688.075.png 834129688.076.png 834129688.077.png 834129688.078.png 834129688.079.png 834129688.080.png 834129688.081.png 834129688.082.png 834129688.083.png 834129688.084.png 834129688.085.png 834129688.086.png 834129688.087.png 834129688.088.png 834129688.089.png 834129688.090.png 834129688.091.png 834129688.092.png 834129688.093.png 834129688.094.png 834129688.095.png 834129688.096.png 834129688.097.png 834129688.098.png 834129688.099.png 834129688.101.png 834129688.102.png 834129688.103.png 834129688.104.png 834129688.105.png 834129688.106.png 834129688.107.png 834129688.108.png 834129688.109.png 834129688.110.png
 
Physical structure Layout representation Schematic representation
CVD oxide
Metal 1
Poly gate
Source
Drain
L drawn
L drawn
G
S
D
n+
n+
W drawn
L effective
B
Gate oxide
p-substrate (bulk)
Katedra Mikroelektroniki i Technik Informatycznych PŁ
834129688.112.png 834129688.113.png 834129688.114.png 834129688.115.png 834129688.116.png 834129688.117.png 834129688.118.png 834129688.119.png 834129688.120.png 834129688.122.png 834129688.123.png 834129688.124.png 834129688.125.png 834129688.126.png 834129688.127.png 834129688.128.png 834129688.129.png 834129688.130.png 834129688.131.png 834129688.133.png 834129688.134.png 834129688.135.png 834129688.136.png 834129688.137.png 834129688.138.png 834129688.139.png 834129688.140.png 834129688.141.png
Tranzystor MOS
powstaje w układzie scalonym zawsze gdy nastapi
przecięcie ścieżki polikrzemowej z warstwą dyfuzji
Drain
D
G
Gate
S
Source
Katedra Mikroelektroniki i Technik Informatycznych PŁ
834129688.142.png 834129688.002.png 834129688.003.png 834129688.004.png 834129688.005.png 834129688.006.png
Wytworzone maski stanowią matrycę, która pozwala na
powielanie struktury układu na całej powierzchni płytki
krzemowej
Katedra Mikroelektroniki i Technik Informatycznych PŁ
834129688.007.png 834129688.008.png 834129688.009.png
Technologia
krzemowa
a)
c)
b)
d)
Wytwarzanie masek (a,b)
Wytwarzanie płytek krzemowych
(c,d)
Wytwarzanie elementów i połączeń
(e)
Testowanie ostrzowe (f)
Selekcja płytek (g)
Cięcie płytki (h)
Montaż (i)
Testowanie końcowe
e)
f)
g)
h)
i)
Katedra Mikroelektroniki i Technik Informatycznych PŁ
834129688.010.png 834129688.011.png 834129688.013.png 834129688.014.png 834129688.015.png 834129688.016.png 834129688.017.png 834129688.018.png 834129688.019.png 834129688.020.png 834129688.021.png 834129688.022.png 834129688.024.png 834129688.025.png 834129688.026.png 834129688.027.png 834129688.028.png 834129688.029.png 834129688.030.png 834129688.031.png 834129688.032.png 834129688.033.png 834129688.035.png 834129688.036.png 834129688.037.png 834129688.038.png 834129688.039.png 834129688.040.png 834129688.041.png 834129688.042.png 834129688.043.png 834129688.044.png 834129688.046.png 834129688.047.png 834129688.048.png 834129688.049.png 834129688.050.png 834129688.051.png 834129688.052.png 834129688.053.png 834129688.054.png
 
Zgłoś jeśli naruszono regulamin